東京高等裁判所 平成元年（行ケ）２７５号 判決
一 請求の原因一（特許庁における手続の経緯）、二（特許請求の範囲第(1)項）及び三（審決の理由の要点）の事実は、当事者間に争いがない。
二 そこで、原告主張の審決の取消事由の存否について判断する。
１ 成立に争いのない甲第二号証（当初明細書）、甲第三号証（昭和六二年一二月二九日付け手続補正書）によれば、本願発明は次のようなものであることが認められる。
本願発明は、ダイナミツクランダムアクセス半導体メモリに関するものである（当初明細書第七頁第五行ないし第七行）。
ダイナミツクメモリの一個の半導体チツプ上のメモリセルは、今日ではチツプあたり六五五三六個のセルが入手可能となつたが、このためセルは縮小され、ためにセル内部にある金属酸化物シリコン電界効果トランジスタの厚みが減少され破滅的な破損を生ずるビーンホールがチヤンネル内に発生し、さらに、これらのトランジスタ内のソースおよびドレイン領域の厚みが増加するにつれて酸化物層内での電子捕捉により一〇〇〇時間の動作当たり一〇〇ミリボルト以上のしきい値のシフトを生じさせ、信頼性に問題があつた（同第七頁第一七行ないし第九頁第五行）。
本願発明は、右問題が避けられる改良されたダイナミツクランダムアクセス半導体メモリを提供することを目的としたもので（同第九頁第六行ないし第八行）、その特許請求の範囲第(1)項には、請求の原因二記載のとおりの構成が示されており（手続補正書第三頁第二行ないし第一七行）、これらの各トランジスタは、負のしきい値VTを有し、さらにメモリセルをそれぞれ選択および非選択するためにゲート上に電圧VGHおよびVGLを発生するための、ならびにVGH―VT＞VH、VGL―VT＜VLおよびVL＞VGHである選択されたセル内にこれらの電圧を記憶するように電圧VHおよびVLを発生するための手段が備えられている（当初明細書第九頁第九行ないし第二〇行）。
本願発明を第１図（別紙図面参照）を参照して、実施例に基づいて説明する。
メモリセル10は、コンデンサ12がそのドレインに接続された接合型電界効果トランジスタ（JFET）11を備える。各JFETトランジスタ11内の接合は、シヨツトキ接合またはPN接合のいずれかである。各トランジスタ11のゲート上の矢印は、これが絶縁ゲート型電界効果トランジスタ（IGFET）に対立するものとしてのJFETであることを示す。トランジスタ11はメモリセルのためのトランスフアーゲートとして動作し、他方、コンデンサ12はセル内に電荷を蓄積するための手段として動作する。したがつて、各トランジスタ11のゲートはワードラインに接続し、かつ、各トランジスタ11のソースは、ビツトラインに接続する。標識WL（j）およびWL（ｊ＋１）は、それぞれｊ番目およびｊ＋１番目のワードラインを示す。他方、標識BL（i）およびBL（ｉ＋１）は、それぞれｉ番目およびｉ＋１番目のビツトラインを示す。
JFETトランジスタは、ゲートおよびドレイン間の一方のダイオードと、ゲートおよびソース間の他方のダイオードとを備えるので、このトランジスタのゲートは、そのソースおよびドレインについて常に逆にバイアスされていることが必須である。さもなければ、コンデンサ12が、トランジスタのゲートを通る導電経路を経由して、誤つて電荷を蓄積または放出するであろう。メモリ10の示された好ましい実施例では、それぞれセルを選択および非選択するためにワードライン上に電圧VGHおよびVGLを与えるメモリセル選択手段20を備えることにより、セル内に電圧VHおよびVLを書込むためにビツトラインに電圧VHおよびVLを供給するメモリセル書込手段30を備えることにより、ならびに条件VGH―VT＞VH、VGL―VT＜VLおよびVL＞VGHを同時に満足させることにより、この問題は克服される。右式におけるVTは、JFETトランジスタ11のしきい値電圧である。
好ましくはしきい値電圧VTは、負であり、かつ少なくとも二ボルトの絶体値を有する（当初明細書第一〇頁第四行ないし第一二頁第七行）。
２ 他方、引用例には、審決認定の技術的事項が記載されていることは当事者間に争いがない。
３ 原告は、本願発明の特許請求の範囲第(1)項に記載の「前記セル内に低電圧を書込むために、VGL―VT＜VLおよびVL＞VGHなる関係を満足する電圧VLを前記ソースに供給する」なる構成を「前記セル内に低電圧を書込むために、VGH―VT＞VLおよびVL＞VGHなる関係を満足する電圧VLを前記ソースに供給する」と誤つて解釈して本願第一発明の要旨とした審決の認定は誤りであると主張する。
VGL―VT＜VLなる条件は接合型電界効果トランジスタを非導通（非選択）にしてセルの記憶状態を保持しておくための条件であること、そして、単に導通（選択）されたセルに低電圧を書込むことだけを考えればVGH―VT＞VLおよびVL＞VGHという条件で足りることは当事者間に争いがない。
しかしながら、ダイナミツクメモリではセルは選択される場合と、選択されない場合があり、特定のセルを選択してこれに高（低）電圧を書込む場合、非選択されたセルはセル内の記憶状態を保持しておく必要がある。
そして、前掲甲第二号証によれば、本願明細書の発明の詳細な説明には、「これらの各トランジスタは、負のしきい値VTを有し、さらにメモリセルをそれぞれ選択および非選択するためにゲート上に電圧VGHおよびVGLを発生するための、ならびにVGH―VT＞VH、VGL―VT＜VLおよびVL＞VGHである選択されたセル内にこれらの電圧を記憶するように電圧VHおよびVLを発生させるための手段が備えられている（当初明細書第九頁第一三行ないし第二〇行）。」と記載されていることが認められ、右事実に前記本願発明の特許請求の範囲第(1)項の記載と併せ考えると、本願発明は、セル内に高電圧や低電圧を書込むためだけの条件を追及して構成要件を規定したものではなく、セル内に書込む機能に加えて、書き込まれているセルの記憶状態を保持する条件をも満たす電圧の関係式を求めたものであると認められる。
したがつて、選択されたセル内に高電圧あるいは低電圧を書込むためには、ソースに、VGH―VT＞VH、あるいはVGH―VT＞VLなる関係を満足する電圧VHあるいはVLが供給されなければならないが、同時に非選択のセルの記憶保持をするためには、非選択のセルのゲートを漏れのないように完全に閉じる必要から、ソースに供給される電圧VHあるいはVLよりも、ゲートの開閉に寄与する電圧であるVGL―VTの値を小さくする必要がある。
これを式で表わすと、セルに高電圧を書込む場合は、VGH―VT＞VH＞VGL―VT、セルに低電圧を書込む場合は、VGH―VT＞VL＞VGL―VTとなるところ、VHよりもVLは電圧が低い（VH＞VL）から、結局ダイナミツクメモリにおいてセル内に書込むとともに、非選択のセル内に書込まれている記憶状態を保持するには、VGH―VT＞VHで、VGL―VT＜VLおよび逆バイアスを保つための条件であるVL＞VGHという条件を満たすことが必要であると認められる。
してみると、選択されたセル内に低電圧を書込むためにソースに供給される電圧VLを決定する条件としては、VGH―VT＞VHなる条件が既にあり、VH＞VLであることからするとVGH―VT＞VLなる関係式は不要であり、VGL―VT＜VLおよびVL＞VGHなる関係を示す必要がある。
したがつて、本願第一発明の要旨は、前記特許請求の範囲第(1)項記載のとおりのものであると認められ、これが前記「審決理由の要点１」記載のとおりであるとした審決の認定は誤りであるというほかない。
そして、前記２の認定からすると、引用例記載の発明は、コンデンサ手段のトランジスタに接続しない側をワードドライバに接続し、セル内に高電圧を書込むために、ドレインに高い電圧を、コンデンサ手段のソースに接続されない側に低い電圧を供給し、かつセル内に低電圧を書込むために、ドレインに低い電圧を、コンデンサ手段のソースに接続されない側に高い電圧を供給しているものであることが認められるのに対し、本願第一発明は、その要旨の記載からして、コンデンサ手段のトランジスタに接続しない側を一定電位に固定し、さらに、セル内に高電圧を書込むために、ソースに、VGH―VT＞VHなる関係を満足する電圧VHを供給し、かつセル内に低電圧を書込むために、VGL―VT＜VLおよびVL＞VGHなる関係を満足する電圧VLをソースに供給するためのメモリセル書込手段を備えているものであることが認められ、右点において両者は相違すると認められる。
そうすると、審決は、結果的に本願第一発明の要旨認定を誤つて引用例記載の発明と対比判断し、右構成上の相違点を看過した違法があるというべきであり、この違法は審決の結論に影響を及ぼすこと明らかであるから、審決は取消しを免れない。
三 よつて、審決の取消しを求める原告の本訴請求は正当としてこれを認容する。
〔編注１〕本願発明の特許請求の範囲第(1)項は左のとおりである。
ダイナミツクメモリセルであつて、
ソース、ゲート、ドレインおよび負のしきい値VTを有する接合型電界効果トランジスタ、
前記ドレインに結合され、前記ドレインから受けた電荷を蓄積するためのコンデンサ手段、
前記セルを選択するために、前記ゲート上に電圧VGHを与え、かつ前記セルを非選択するために前記ゲートに電圧VGLを供給するメモリセル選択手段、ならびに
前記セル内に高電圧を書込むために、前記ソースに、VGH―VT＞VHなる関係を満足する電圧VHを供給し、かつ前記セル内に低電圧を書込むために、VGL―VT＜VLおよびVL＞VGHなる関係を満足する電圧VLを前記ソースに供給するためのメモリセル書込手段を備える、
ダイナミツクメモリセル。
〔編注２〕本件における図面は左のとおりである。
別紙図面
<省略>